1
23
¥ 45.00购买
开通会员,立省4.50元, 立即开通
立即购买

你将收获

掌握simulink hdl coder使用技术

掌握快速开发FPGA代码算法的技术

掌握图形模块化开发复杂FPGA算法的技术

适用人群

FPGA开发初学者/simulink初学者

课程介绍

课程主要讲解基于simulink的hdl coder模块组的使用方法,学会使用hdl coder搭建算法模型,校验模型并能自动生成可以下载到FPGA运行的Verilog或VHDL代码,学会testbench文件的自动生成和modelsim模型的验证。对于初学者,能掌握基于simulink的FPGA代码自动生成技术,会加速初学者开发复杂的FPGA算法的本领。

课程讨论

感谢老师,不知道后面还有没有深入一点的课程

老师在使用除法模块时,您还没讲解怎样使用除法模块处理小数运算的触发呢,这个在FPGA中处理自己写也是比较难得,所以才借助simulink,否则就没有多大意义了。

设计中时序约束如何加补偿延迟,重定时,怎么找关键路径并且优化延迟。 还有比较新的Model Composer和System Generator,还有ZYNQ生成C和HDL代码结合,生成的HDL代码怎么使用。 如何给一些自定义的数据流进行测试。 毕竟FPGA设计是硬件设计,需要考虑资源和时序,如果上面内容没有讲,基本上是应用不到设计中的。毕竟Simulink是加快我设计验证,比手写代码要快,降低了硬件设计架构的难度,如果只是模型做出来生成了一些不满足FPGA设计要求的代码,基本这东西就不能用啊。

能多讲讲怎么使用生成的代码加入到已有的模型中,比如如何设置几级流水,输出是几个时钟周期后出结果,如何修改优化,毕竟流水少了资源用的就多时序约束就更不满足,延迟多了可能影响整个系统设计,或者生成AXI4接口,并且怎么使用,有没有缓存。 如果用到了RAM,ROM怎么例化成对应硬件的BlockRAM,还是logic,比如视频的行缓存。 怎么用线性表代替一些数学函数,节省资源。 怎么添加自己用MATLAB写的一些不容易用Simulink建模的代码到模型并做定点化生成HDL代码。 还有自动定点化工具箱怎么应用,不可能后面每个模块都和视频似的手动凭借经验修改定点化吧。 一些高级模块比如Stateflow,视频图像工具箱,滤波模块,无线通信模块,生成的HDL代码如何应用。比如视频不可能一帧一帧给吧,肯定是行缓存BlockRAM资源怎么设置,如果视频算法用到了DDR怎么办。滤波模块怎么做定点化,和时序优化,面积优化满足需求。 一些优化设置比如资源约束,限制用多少加法乘法器,dsp资源的复用,生成的代码如果用了乘法是用的dsp48资源还是用的逻辑资源呢,而且怎么设置资源量,毕竟有不同的设计需求。时序约束

对的,看完课程还不知道怎么下手建模

可以实现adc pwm生成 pi控制吗

老师,用ise需要设置编译路径吗

请问可以用hal coder实现积分运算吗?